در این مقاله ، ما روش های جدیدی را برای جریان نشتی آماده به کار ارائه می دهیم به حداقل رساندن تحت محدودیت های تاخیر. رویکردهای ما از حالت همزمان استفاده می کنند وظیفه. روشهای کارآمد برای محاسبه تکالیف منجر به حداقل جریان نشت حالت آماده به کار ارائه شد. روشهای پیشنهادی در مجموعه ای از مدارهای معیار سنتز شده پیاده سازی و آزمایش شده است. با استفاده از دولت جدید و Vt تکنیک انتساب نشت 6 برابر کمتری را نشان می دهد قبلی Vt تنها روشهای انتساب و 5 برابر کمتر از انتساب دولت به تنهایی (در 5٪ تاخیر). در مواردی که نشت دروازه برجسته است ، مانند فناوری های 90 نانومتری CMOS ، این پیشرفت ها با یک مورد اضافی افزایش می یابد
وظیفه. ما همچنین تحقیق می کنیم نشت / پیچیدگی تجارت برای تنظیمات مختلف کتابخانه سلول و نشان می دهد که نتایج حتی اگر فقط 2 نوع اضافی باشد هنوز بسیار خوب هستند
برای هر نوع سلول استفاده می شود.
برای مدار تحت محدودیت تاخیر نشت به حداقل می رسد مسئله را می توان تحت تأخیر به عنوان یک مسئله بهینه سازی عدد صحیح فرموله کرد محدودیت ها. اندازه فضای حالت ورودی 2n است ، جایی که n تعداد است ورودی های مدار همانطور که در بخش 4.4.2 بحث شده است ، برای هر انتساب حالت ورودی ،
حداکثر چهار Vt وجود دارد
-توکس تکالیف برای هر دروازه. توجه داشته باشید که در حالی که تعداد کل نسخه های سلول می تواند بزرگتر از 4 باشد ، فقط 4 مورد از آنها نیاز دارند برای هر حالت ورودی خاص در نظر گرفته شود. به عنوان مثال ، برای دروازه NAND2 در شکل 4.6 ، فقط نسخه های (a) - (d) برای یک حالت ورودی 11 در نظر گرفته شده است. از این رو، تعداد کل Vt ممکن است -توکس
تکالیف 4 متر است ، که در آن متر است تعداد دروازه های مدار و اندازه کل فضای جستجو 2n + 2m است. به منظور یافتن راه حل دقیق برای مسئله ، ما شاخه را گسترش می دهیم- روش مقید با بخش 4.3.2. شاخه و الگوریتم مقید برای Vt -توکس و انتساب حالت از دو درخت جستجوی وابسته استفاده می کند: درخت حالت و درخت دروازه. درخت حالت جستجو می شود تا وضعیت ورودی مدار مشخص شود و درخت دروازه جستجو می شود تا Vt تعیین شود انتساب مدار ، همانطور که در شکل 4.7 نشان داده شده است. تنها تفاوت در بخش 4.3.2 این است درخت دروازه هر گره در یک درخت دروازه خاص مربوط به یک دروازه در مدار است. از آنجا که چهار Vt وجود دارد تکالیف برای یک دروازه ، هر گره از درخت دروازه دارای چهار لبه است: حداقل تأخیر ، حداقل نشت ، تاخیر سریع سقوط با نشت متوسط و تاخیر در افزایش سریع با نشت میانی. ماهیت نمایی مسئله دستیابی به یک راه حل دقیق را غیرممکن می کند .
نویسندگان می خواهند از هارمندر دیوگون برای کار در زمینه نشت تشکر کنند مدل کنونی. این کار توسط NSF ، SRC ، GSRC پشتیبانی شده است / DARPA ، IBM و Intel.
اکثر سیستم عامل های چند پردازنده فعلی سیستم های تراشه (MPSoC) متکی به این سیستم عامل هستند یک الگوی معماری حافظه مشترک. حافظه مشترک ، معمولاً استفاده می شود برای ذخیره سازی داده های مشترک ، گلوگاه عملکرد قابل توجهی است زیرا به آن نیاز دارد همگام سازی صریح دسترسی به حافظه که می تواند به طور بالقوه رخ دهد
به موازات. حافظه های چند پورت یک راه حل گسترده برای حل این مشکل است. آنها اجازه دهید این دسترسی های بالقوه موازی به طور همزمان اتفاق بیفتد. با این حال ، آنها بسیار کم مصرف نیستند ، زیرا بهبود عملکرد آنها در یک مرحله انجام می شود
افزایش هزینه انرژی در هر دسترسی. ما معماری کم مصرف را پیشنهاد می دهیم برای حافظه مشترک که می تواند به عنوان جایگزینی برای حافظه های چند پورت استفاده شود ، و مزیت عملکرد آنها را با انرژی بسیار کمتری ترکیب می کند هزینه. طرح پیشنهادی براساس تقسیم بندی برنامه محور است
فضای آدرس مشترک را به یک ساختار چند بانکی تقسیم کرد. این بهینه سازی می تواند باشد به لطف ساده ، برای بررسی سریع معاملات مختلف عملکرد قدرت مورد استفاده قرار گرفت
مدلهای تحلیلی عملکرد و انرژی. آزمایش روی یک مجموعه موازی معیارها به طور متوسط 50٪ صرفه جویی در محصول تأخیر انرژی (EDP) را نشان می دهند ، بر روی مجموعه ای از معیارهای استاندارد موازی اندازه گیری می شود.
الگوهای طراحی مدرن برای MPSoC به سمت معماری فشار می آورند که به طور کامل توزیع شده اند و بر اساس یک مدولار به عنوان شبکه های عمومی کار می کنند معماری لایه ای ، و این توانایی پشتیبانی از ارتباطات غیر قطعی را دارند.
چنین معماری هایی ، به نام Networks-on-Chips (NoCs) [1] ، دارند به عنوان پاسخی برای مقیاس گذاری پیچیدگی SoC ابداع شده است ، به ویژه از نظر از افزایش تعداد عناصر پردازش میزبان ، و از کاهش یافته است
با وجود این چالش های مقیاس پذیری ، اکثر SoC های فعلی هنوز بر اساس a هستند معماری مشترک و متعاقباً در الگوی حافظه مشترک. یک دلیل برای این مهاجرت های آهسته و معماری پیچیده دیگر هزینه است. مشترک اتوبوسهای روی تراشه یک اتصال راحت و کم سربار را نشان می دهند و آنها در طول جریان طراحی فیزیکی به هندلینگ خاصی نیاز ندارند. دلیل دیگر نتیجه پشتیبانی محدودی است که توسط نرم افزار سیستم برای چنین افرادی ارائه می شود معماری اگرچه فناوری سیلی فعلی امکان ساخت SoCs با تعداد زیادی از هسته های جاسازی شده ، قابلیت های ارائه شده توسط نرم افزار تعبیه شده (به عنوان مثال ، از نظر ابتدایی سیستم عامل) اجازه نمی دهد به طور کامل بهره برداری از تمام قدرت محاسباتی بالقوه. بنابراین ، بیشتر پیاده سازی ها SoC از چند پردازنده (به ندرت بیش از 16) هسته پردازنده تشکیل شده است که برای آنها مشترک است
اتصال کاملاً مناسب است. بنابراین معماری این سیستم عامل های MPSoC یادآور معماری سنتی است سیستم های چند پردازنده ، جایی که ارتباط بین پردازنده و / یا همگام سازی از طریق تبادل داده ها از طریق حافظه های مشترک فراهم می شود از انواع مختلف به طور کلی ، دسترسی به خاطرات مشترک وجود دارد کندتر از دسترسی به دسترسی های محلی. ابتدا آنها دورتر قرار می گیرند دور از پردازنده ها نسبت به خاطرات خصوصی ؛ در حقیقت ، دومی اغلب است در حالی که مشترک است ، با استفاده از اتوبوس های محلی اختصاصی به هسته ها متصل می شود خاطرات به زور به یک اتوبوس مشترک متصل می شوند. علاوه بر این ، دسترسی به اتوبوس های مشترک توسط پردازنده ها به نوعی داوری احتیاج دارند که ممکن است باشد
در صورت دسترسی همزمان نیاز به درج چرخه انتظار است. به عنوان یک در نتیجه ، خاطرات مشترک تمایل به تبدیل شدن به یک گلوگاه اصلی برای کشورها هستند پهنای باند سیستم کلی ، به ویژه برای برنامه هایی که در آن موازی است
در اطراف داده های مشترک ساخته شده است.
حافظه پنهان بودن داده های مشترک یک راه حل است ، اما این باعث می شود که اطلاعات خوبی وجود داشته باشد انسجام حافظه پنهان ، یعنی ناسازگاری احتمالی بین داده های ذخیره شده در حافظه پنهان پردازنده های مختلف انسجام حافظه نهان را می توان در سخت افزار حل کرد ، با این حال سربار اضافی که ممکن است در SoC در مقیاس کوچک و کم هزینه مقرون به صرفه نباشد
کسانی که در این کار در نظر گرفته شده اند. انسجام حافظه نهان مبتنی بر نرم افزار نیز قابل اجرا است راه حل ، اما در اصل شامل محدود کردن ذخیره داده های به اشتراک گذاشته شده به امن است
بار [2] برای برنامه هایی که موازی کاری در آنها با داده های مشترک ساخته شده است ، این امر است اساساً مبالغی برای جلوگیری از ذخیره داده های مشترک است. در این مقاله ، این خواهد بود فرض ما: همه دسترسی ها به داده های مشترک همیشه به معنی دسترسی به حافظه مشترک ارائه پهنای باند حافظه کافی برای تداوم اجرای سریع برنامه و ارتباطات / انتقال داده ها برای اکثر برنامه های جاسازی شده اجباری است.
افزایش پهنای باند حافظه با استفاده از موارد مختلف قابل دستیابی است انواع حافظه تعبیه شده روی تراشه ، که تأخیر کوتاه تر را فراهم می کند و رابط های گسترده تر [3–5]. یک راه حل معمول که برای مطابقت با محاسبات استفاده می شود پهنای باند با حافظه استفاده از حافظه های چند پورت است. این راه حل از آنجا که یک حافظه پورت P است ، پهنای باند پایدار را با ساخت افزایش می دهد
مروری بر انواع جریان های اتصال کوتاه
، ,های ,یک ,مشترک ,حافظه ,استفاده ,می شود ,است ، ,شده است ,داده های ,های مشترک
درباره این سایت